|
|
1 | Zahlen und Zeichen
|
| 1.0 | Alphabete und Codes
|
| 1.1 | Codierung natürlicher Zahlen, Konvertierung
|
| 1.2 | Binäre Arithmetik
|
| 1.3 | Rechnen mit fester Stellenzahl
|
| 1.4 | Ganze Zahlen
|
| 1.5 | Gleitkommazahlen
|
|
|
2 | Boolesche Funktionen
|
| 2.0 | Aussagenlogik
|
| 2.1 | Boolesche Algebra
|
| 2.2 | Aussagenalgebra
|
| 2.3 | Mengenalgebra
|
| 2.4 | Schaltalgebra
|
| 2.5 | Optimierung von Schaltfunktionen
|
|
|
3 | Arithmetische Schaltungen
|
| 3.0 | Additionsschema
|
| 3.1 | Addition in einer Stelle: Halbaddierer, Volladdierer
|
| 3.2 | N-bit-Addierwerk, Schaltverzögerung
|
| 3.3 | Multiplexer
|
| 3.4 | Kombiniertes Addier-/Subtrahierwerk
|
| 3.5 | Übertragsbeschleunigung: CLA-Addierer
|
| 3.6 | Conditional-Sum-Addierer
|
|
|
4 | Automatische Schaltungen
|
| 4.0 | Automat
|
| 4.1 | Speicher für 1 Bit: RS-Flipflop
|
| 4.1½ | Versuch, damit einen Automaten zu bauen
|
| 4.2 | D-Latch
|
| 4.2½ | Versuch, damit einen Automaten zu bauen
|
| 4.3 | Taktsynchronisiertes Flipflop
|
| 4.3½ | Addierautomat
|
| 4.4 | Konstruktion synchroner Automaten
|
| 4.5 | Schieberegister
|
| 4.6 | Asynchrone Zähler
|
|
|
5 | Rechnerarchitektur
|
| 5.0 | Allgemeines Rechnermodell
|
| 5.0.1 | Von-Neumann-Prinzipien
|
| 5.1 | Programmiermodell eines Prozessors (Intel)
|
| 5.2 | Assemblerprogrammierung I: Einführung Intel 8086
|
| 5.2.1 | Hello world / Moin moin
|
| 5.3 | Befehlssatz eines Prozessors (Intel)
|
| 5.3.1 | Befehlsgruppen
|
| 5.3.2 | Befehlsoperanden: Operandenlängen
|
| 5.3.3 | Befehlsoperanden: Adressierungsmodi
|
| 5.4 | Stack
|
| 5.5 | Assemblerprogrammierung II: Zahlenausgabe
|
| 5.6 | Interrupts
|
| 5.6.1 | Quellen
Extern (Hardware), Intern (Fehler), Programm (explizit)
| 5.6.2 | Verarbeitung durch den Prozessor
| | 5.6.3 | (Programmierung)
| | 5.7 | Simultaner Speicherzugriff
| | 5.7.1 | DMA
| | 5.7.2 | Shared Memory / NUMA
| | 5.7.3 | Grafikspeicher
| | 5.8 | Klassifizierungen von Rechner-/Prozessorarchitekturen
| | 5.8.1 | Speicherarchitekturen
Harvard / Princeton (von Neumann)
| 5.8.2 | Register-Architekturen / Programmiermodelle
Stack / Akkumulator / RISC / CISC
| 5.8.3 | Parallelarchitekturen
SISD, SIMD, MISD, MIMD
| 5.8.4 | Steuerwerk-Architektur: Mikroprogrammierung
| | 5.9 | Virtueller Speicher
| | 5.9.1 | Probleme beim realen Speicherzugriff
| | 5.9.2 | Virtueller Adressraum
| | 5.9.3 | Realisierung: MMU
| | 5.10 | Entwicklung von Leistungsmerkmalen
| | 5.11 | Beschleunigung des Speicherzugriffs
| | 5.11.1 | Speicher-Technologie
| | 5.11.2 | Speicher-Zugriffs-Tricks
| | 5.11.3 | Speicherorganisation
| | 5.11.4 | Cache
| | 5.12 | Beschleunigung des Festplatten-Zugriffs
| | 5.13 | Beschleunigung des Prozessors
| |
| 5+ | Praktische Assembler-Programmierung
| | 5+.1 | Parameterübergabemechanismen
| | 5+.2 | Ausgabefunktionen (hexadezimal, dezimal)
| | 5+.3 | Grafikprogrammierung (VGA)
| | 5+.4 | Linienzeichnungsalgorithmen
| |
| 9 | Verschiedenes / Exkurse
| | 9.0 | Elektronischer Aufbau von Logikgattern
| | 9.1 | Speicherbausteine: SRAM, DRAM
| | 9.2 | (Digital-/Analog-Wandlung)
| | | | |